Family list

6 application(s) for: JP2001068680

Sorting criteria: Priority Date Inventor Applicant Ecla

SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

Inventor: KITAKADO HIDETO: KAWASAKI RITSUKO (+1)

EC:

IPC: G02F1/136; G02F1/1368; G09F9/00; (+12)

Priority Date: 1999-04-06 Publication JP2001068680 (A) - 2001-03-16

Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of

the display region on the same substrate

Inventor: KITAKADO HIDEHITO [JP];

KAWASAKI RITSUKO [JP] (+1)

EC: G02F1/1362D; H01L21/336D2C; (+2)

Publication US6346730 (B1) - 2002-02-12

Applicant: SEMICONDUCTOR ENERGY LAB

Applicant: SEMICONDUCTOR ENERGY LAB

[JP]

IPC: G02F1/1362; H01L21/336; H01L27/12; (+8)

Priority Date: 1999-04-06

Semiconductor device and manufacturing method thereof

Inventor: KITAKADO HIDEHITO [JP]:

KAWASAKI RITSUKO [JP] (+1)

EC: G02F1/1362D; H01L21/336D2C; (+3)

Publication US2002058364 (A1) - 2002-05-16 info: US6709902 (B2) - 2004-03-23

Applicant: KITAKADO HIDEHITO, ; KAWASAKI

RITSUKO, (+2)

IPC: G02F1/1362; H01L21/336; H01L27/12; (+6)

Priority Date: 1999-04-06

Semiconductor device and manufacturing method thereof

Inventor: KITAKADO HIDEHITO [JP];

KAWASAKI RITSUKO [JP] (+1)

EC: G02F1/1362D; H01L21/336D2C; (+3)

Publication US2004147065 (A1) - 2004-07-29

US7176068 (B2) - 2007-02-13

Applicant: SEMICONDUCTOR ENERGY LAB

Applicant: SEMICONDUCTOR ENERGY

[JP]

IPC: G02F1/1362; H01L21/336; H01L27/12; (+7)

Priority Date: 1999-04-06

Semiconductor device and manufacturing method thereof

Inventor: KITAKADO HIDEHITO [JP];

KAWASAKI RITSUKO [JP] (+1)

EC: H01L21/77T; H01L29/423D2B8; (+1)

Publication US2007138475 (A1) - 2007-06-21

LABORATORY CO., LTD IPC: H01L29/786; H01L29/66

Priority Date: 1999-04-06

US7638846 (B2) - 2009-12-29

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD 6

**THEREOF** 

Inventor: KITAKADO HIDEHITO [JP];

KAWASAKI RITSUKO [JP] (+1)

EC: H01L21/77T; H01L29/423D2B8; (+1)

Applicant: SEMICONDUCTOR ENERGY LAB

IPC: H01L27/12; H01L29/786; H01L33/00; (+3)

Publication US2010090223 (A1) - 2010-04-15 Priority Date: 1999-04-06

info:

Data supplied from the espacenet database — Worldwide

## SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

Patent number: JP2001068680 (A)

Publication date: 2001-03-16

Inventor(s): KITAKADO HIDETO; KAWASAKI RITSUKO; KASAHARA KENJI +

Applicant(s): SEMICONDUCTOR ENERGY LAB +

Classification:

- international: G02F1/136; G02F1/1368; G09F9/00; G09F9/30; H01L21/336; H01L29/786;

G02F1/13: G09F9/00: G09F9/30: H01L21/02: H01L29/66; (IPC1-7): G02F1/1368;

G09F9/00; H01L21/336; H01L29/786


- european:

Application number: JP20000101787 20000404

Priority number(s): JP20000101787 20000404; JP19990099481 19990406; JP19990176120 19990622

#### Abstract of JP 2001068680 (A)

PROBLEM TO BE SOLVED: To enhance operational characteristics and reliability of a semiconductor device by employing a bottom gate type or an inversely staggered TFT structure being disposed in each circuit of a semiconductor device appropriately depending on the function of the circuit. SOLUTION: The LDD regions 159-162 of an n-channel TFT 169 in a pixel TFT are arranged not to lap over the protective insulation film of channel but to lap over a gate electrode at least partially. The LDD regions 153-154 of an n-channel TFT 168 for a drive circuit are arranged not to lap over the protective insulation film of channel but to lap over the gate electrode at least partially. The LDD regions 148-149 of a p-channel TFT 167 for the drive circuit are arranged to lap over the protective insulation film of channel and the gate electrode.



Data supplied from the espacenet database — Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-68680 (P2001-68680A)

(43)公開日 平成13年3月16日(2001.3.16)


(51) Int.Cl.7	識別記号	F I	f-73-h*(参考)		
HO1L 29/786		H01L 29/78	612B 2H092		
G 0 2 F 1/1368	}	G09F 9/00	348C 5C094		
G09F 9/00	3 4 8	9/30	338 5F110		
9/30	3 3 8	G 0 2 F 1/136	500 5G435		
H01L 21/336		H01L 29/78	6 1 6 A		
		審查請求 未請求	請求項の数16 OL (全22頁)		
(21)出願番号	特顯2000−101787(P2000−101787)	(71)出額人 000153	378		
		株式会	社半導体エネルギー研究所		
(22)出願日	平成12年4月4日(2000.4.4)	神奈川	<b>県厚木市長谷398番地</b>		
		(72)発明者 北角	英人		
(31)優先権主張番号	特顯平11-99481	神奈川	某厚木市長谷398番地 株式会社半		
(32)優先日	平成11年4月6日(1999.4.6)	導体工	ネルギー研究所内		
(33)優先権主張国	日本 (JP)	(72)発明者 河崎	<b>津子</b>		
(31)優先権主張番号	特顯平11-176120	神奈川	<b>某厚木市長谷398番地 株式会社半</b>		
(32)優先日	平成11年6月22日(1999.6.22)	導体工	ネルギー研究所内		
(33)優先権主張国	日本 (JP)	(72)発明者 笠原	建可		
		神奈川	<b>県厚木市長谷398番地 株式会社半</b>		
		導体工	ネルギー研究所内		
			最終頁に続く		

#### (54) 【発明の名称】 半導体装置およびその作製方法

#### (57)【要約】

【課題】 半導体装置の各回路に配置されるボトムゲー ト型または逆スタガ型のTFTの構造を、回路の機能に 応じて適切なものとすることにより、半導体装置の動作 特性および信頼性を向上させることを目的とする。

【解決手段】 画素TFTのnチャネル型TFT169 のLDD領域159~162は、チャネル保護絶縁膜と 重ならず、かつ、ゲート電極と少なくとも一部が重なる ように配置し、駆動回路とのnチャネル型TFT168 のLDD領域153、154は、チャネル保護絶縁膜と 重ならず、かつ、ゲート電極と少なくとも一部が重なる ように配置され、駆動回路のpチャネル型TFT167 のLDD領域148、149は、チャネル保護絶縁膜と 重なり、かつ、ゲート電極と重なるように配置する。



【特許請求の範囲】

【請求項1】表示領域に設けた画素TFTと、該表示領域の周辺に設けた駆動回路のnチャネル型TFTとpチャネル型TFTを同一の基板に有する半導体装置において、

前記画素TFTと前記nチャネル型TFTとpチャネル型TFTのそれぞれは、活性層と、該活性層に設けられたLDD領域と、該活性層と前記基板との間に設けたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを有し、

前記画素TFTと前記nチャネル型TFTのLDD領域は、当該ゲート電極と少なくとも一部が重なるように配置され、

前記駆動回路のpチャネル型TFTのLDD領域は、当該ゲート電極と全てが重なるように配置されていることを特徴とする半導体装置。

【請求項2】表示領域に設けた画素TFTと、該表示領域の周辺に設けた駆動回路のnチャネル型TFTとpチャネル型TFTを同一の基板に有する半導体装置において

前記画素TFTとnチャネル型TFTとpチャネル型TFTのそれぞれは、活性層と、該活性層に設けられたしDD領域と、該活性層上に設けられた保護絶縁膜と、該活性層と前記基板との間に設けたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを有し

前記画素TFTと前記nチャネル型TFTのLDD領域は、当該保護絶縁膜と重ならず、かつ、当該ゲート電極と少なくとも一部が重なるように配置され、前記駆動回路のpチャネル型TFTのLDD領域は、当該保護絶縁膜と重なり、かつ、当該ゲート電極と全てが重なるように配置されていることを特徴とする半導体装置。

【請求項3】請求項1または請求項2において、前記駆動回路のpチャネル型TFTは、p型を付与する不純物元素とn型を付与する不純物元素との両方を含む不純物領域(A)と、p型を付与する不純物元素を含む不純物領域(B)とを有し、前記不純物領域(B)は、前記不純物領域(A)と前記駆動回路のpチャネル型TFTのLDD領域との間に形成されていることを特徴とする半導体装置。

【請求項4】請求項1または請求項2において、前記画素TFTに接続する保持容量は、前記基板上に形成された容量配線と、該容量配線上に形成された絶縁膜と、該絶縁膜上に形成された半導体層とから形成されていることを特徴とする半導体装置。

【請求項5】請求項1または請求項2において、少なくとも、前記画素TFT上に有機樹脂膜が形成され、該有機樹脂膜上に形成された遮光膜と、該遮光膜に密接して形成された誘電体膜と、一部が前記遮光膜と重なるように設けられ前記画素TFTに接続する画素電極とから、

容量が形成されていることを特徴とする半導体装置。

【請求項6】請求項5において、前記遮光膜は、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む材料から成り、前記誘電体膜は、前記遮光膜を形成する材料の酸化物から成ることを特徴とする半導体装置。

【請求項7】請求項1乃至請求項6のいずれか一項において、前記半導体装置は、携帯電話、ビデオカメラ、モバイルコンピュータ、ゴーグル型ディスプレイ、プロジ10 ェクター、携帯書籍、デジタルカメラ、カーナビゲーション、パーソナルコンピュータから選ばれた一つであることを特徴とする半導体装置。

【請求項8】表示領域に設けた画素TFTと、該表示領域の周辺に設けた駆動回路のnチャネル型TFTとpチャネル型TFTとを同一の基板上に有する半導体装置の作製方法において、

前記画素 TFTと前記駆動回路とのnチャネル型 TFTのゲート電極と少なくとも一部が重なる LDD 領域を形成する工程と、

20 前記駆動回路のpチャネル型TFTのゲート電極と全て が重なるLDD領域を形成する工程とを有することを特 徴とする半導体装置の作製方法。

【請求項9】表示領域に設けた画素TFTと、該表示領域の周辺に設けた駆動回路のnチャネル型TFTとpチャネル型TFTとを同一の基板上に有する半導体装置の作製方法において、

前記画素 T F T と前記駆動回路の n チャネル型 T F T の チャネル保護絶縁膜と重ならず、かつ、ゲート電極と少 なくとも一部が重なる L D D 領域を形成する工程と、

30 前記駆動回路のpチャネル型TFTのチャネル保護絶縁 膜と重なり、かつ、ゲート電極と全てが重なるLDD領域を形成する工程とを有することを特徴とする半導体装置の作製方法。

【請求項10】請求項8または請求項9において、前記駆動回路のpチャネル型TFTに、p型を付与する不純物元素とn型を付与する不純物元素との両方を含む不純物領域(A)と、p型を付与する不純物元素を含む不純物領域(B)とを形成する工程を有し、前記不純物領域(B)は、前記不純物領域(A)と前記駆動回路のpチャネル型TFTのLDD領域との間に形成することを特徴とする半導体装置の作製方法。

【請求項11】表示領域に設けた画素TFTと、該表示領域の周辺に設けた駆動回路のn チャネル型TFTとp チャネル型TFTとを同一の基板上に有する半導体装置の作製方法において、

基板上にゲート電極を形成する第1の工程と、

前記ゲート電極上にゲート絶縁膜を形成する第2の工程と、

前記ゲート絶縁膜上に第1の半導体層と第2の半導体層 50 を形成する第3の工程と、

2

前記第1および第2の半導体層上にチャネル保護膜を形 成する第4の工程と、

前記第1の半導体層に、n型を付与する不純物元素を導 入して、当該チャネル保護膜に重ならないnチャネル型 TFTのLDD領域を形成する第5の工程と、

前記第1の半導体層に、n型を付与する不純物元素を導 入して、nチャネル型TFTのソース領域またはドレイ ン領域を形成する第6の工程と、

前記第2の半導体層に、p型を付与する不純物元素を導 入して、当該チャネル保護膜に重なるpチャネル型TF TのLDD領域とソース領域またはドレイン領域を形成 する第7の工程とを有することを特徴とする半導体装置 の作製方法。

【請求項12】請求項8乃至請求項11のいずれか一項 において、前記基板上に容量配線を形成する工程と、該 容量配線上に絶縁層を形成する工程と、該絶縁層上に半 導体層を形成する工程と、から前記画素TFTに接続す る保持容量を形成する工程を有することを特徴とする半 導体装置の作製方法。

【請求項13】請求項8乃至請求項11のいずれか一項 20 って表示装置が完成する。 において、

前記画素TFT上に有機樹脂層を形成する工程と、該有 機樹脂上に遮光膜を形成する工程と、該遮光膜に密接し て誘電体膜を形成する工程と、一部が前記遮光膜と重な るように設けられ前記画素TFTに接続する画素電極を 形成する工程とから容量を形成することを特徴とする半 導体装置の作製方法。

【請求項14】請求項13において、前記遮光膜は、ア ルミニウム、タンタル、チタンから選ばれた一種または 複数種を含む材料で形成し、前記誘電体膜は、前記遮光 30 た。一方、駆動回路のバッファ回路は高い駆動電圧が印 膜を形成する材料の酸化物で形成することを特徴とする 半導体装置の作製方法。

【請求項15】請求項14において、前記誘電体膜を陽 極酸化法で形成することを特徴とする半導体装置の作製 方法。

【請求項16】請求項8乃至請求項15のいずれか一項 において、前記半導体装置は、携帯電話、ビデオカメ ラ、モバイルコンピュータ、ゴーグル型ディスプレイ、 プロジェクター、携帯書籍、デジタルカメラ、カーナビ であることを特徴とする半導体装置の作製方法。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は絶縁表面を有する基 板上に薄膜トランジスタ(以下、TFTと記す)で構成 された回路を有する半導体装置の作製方法に関する。特 に本発明は、 表示領域に設けた画素TFTと、該表示 領域の周辺に設けた駆動回路とを同一の基板上に設けた 液晶表示装置に代表される電気光学装置、およびそのよ うな電気光学装置を搭載した電子機器に好適に利用でき 50 し、例えば特許第2564725号には、ゲート絶縁膜

る。尚、本願明細書において半導体装置とは、半導体特 性を利用することで機能する装置全般を指し、上記電気 光学装置およびその電気光学装置を搭載した電子機器を その範疇に含んでいる。

#### [0002]

【従来の技術】絶縁表面を有する基板上に、結晶質シリ コン膜で活性層を形成したTFT(以下、結晶質シリコ ンTFTと記す)は電界効果移動度が高いことから、い ろいろな機能回路を形成することが可能であり、そのよ 10 うな機能回路を問一基板上に一体形成した上記電気光学 装置が開発されている。アクティブマトリクス型液晶表 示装置はその代表例としてよく知られている。

【0003】結晶質シリコンTFTを用いたアクティブ マトリクス型液晶表示装置は、画像表示領域の各画素に 画素TFTが形成され、画像表示領域の周辺には駆動回 路が設けられている。駆動回路はСМОS回路を基本と して形成されるシフトレジスタ回路、レベルシフタ回 路、バッファ回路、サンプリング回路などから構成さ れ、このような回路が同一基板上に形成され、一体とな

【0004】画素TFTや駆動回路の動作条件は必ずし も同一ではないので、そのことからTFTに要求される 特性も少なからず異なっている。例えば、画素TFTは 液晶に電圧を印加するためのスイッチ素子としての機能 が要求されている。液晶は交流で駆動させるので、フレ 一ム反転駆動と呼ばれる方式が多く採用されている。こ の方式では保持容量の電荷を保持するために、画素TF Tに要求される特性は、オフ電流値(TFTがオフ動作 時に流れるドレイン電流)を十分低くすることであっ

加されるため、高電圧が印加されても壊れないようにT FTの耐圧を高めておく必要があった。また電流駆動能 力を高めるために、オン電流値(TFTがオン動作時に 流れるドレイン電流)を十分確保する必要があった。

【0005】しかし、結晶質シリコンTFTのオフ電流 値は高くなりやすいといった問題点があった。また、I Cなどで使われるMOSトランジスタと同様に、結晶質 シリコンTFTにはオン電流値の低下といった劣化現象 が観測される。その主たる原因はホットキャリア注入で ゲーション、パーソナルコンピュータから選ばれた一つ 40 あり、ドレイン近傍の高電界によって発生したホットキ ャリアが劣化現象を引き起こすものと考えられている。 【0006】オフ電流値を低減するためのTFTの構造 として、低濃度ドレイン(LDD:Lightly Doped Dr ain) 構造が知られている。この構造はチャネル形成領 域と、高濃度に不純物元素を添加して形成するソース領 域またはドレイン領域との間に低濃度に不純物元素を添 加した領域を設けたものであり、この領域をLDD領域 と呼んでいる。

【0007】LDD領域を有するTFTの作製方法に関

5

をゲート電極よりチャネル幅方向に広く形成し、さらにそのゲート絶縁膜より薄い絶縁膜をその横に形成して、 該絶縁膜とゲート絶縁膜との厚みの差を利用してゲート 電極の端部とソースまたはドレイン領域との間の半導体 膜にLDD領域を形成する方法が開示されている。

【0008】また、ホットキャリアによる劣化を防ぐための手段として、LDD領域をゲート絶縁膜を介してゲート電極と重なるように配置させた、いわゆるGOLD (Gate-drain Overlapped LDD) 構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。例えば、「Mutuko Hatano, Hajime Akimoto and Takeshi Sakai, IEDM97 TECHNICAL DIGEST, p523-526,1997」では、シリコンで形成したサイドウオールにより形成したGOLD構造を開示しているが、他の構造のTFTと比べ、きわめて優れた信頼性が得られることが確認されている。

【0009】このような構造のTFTのソース領域やドレイン領域、およびLDD領域などの不純物領域を形成するための半導体層への不純物元素の導入は、半導体層上に設けたゲート電極やマスク用の絶縁膜を用いて自己整合的に行う方法で行うことが望ましかった。さらに、マスク数を削減するために一旦、ゲート電極やマスク用の絶縁膜を用いて全面に一導電型の不純物元素を導入し、それより高濃度でpチャネル型TFTまたはnチャネル型TFTのいずれか一方のTFTの不純物領域に一導電型とは反対の導電型の不純物元素を導入する方法(本明細書中ではクロスドープ法と記す)がとられていた。

#### [0010]

【発明が解決しようとする課題】しかしながら、画素TFTと、シフトレジスタ回路やバッファ回路などの駆動回路のTFTとでは、その要求される特性は必ずしも同じではない。例えば、画素TFTにおいてはゲートに大きな逆バイアス(nチャネル型TFTでは負の電圧)が印加されるが、駆動回路のTFTは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素TFTは駆動回路のTFTの1/100以下で良かった

【0011】GOLD構造はオン電流値の劣化を防ぐ効 40 TFTのLDD領 部が重なるようは電流値が大きくなってしまう問題があった。従って、画素TFTに適用するには好ましい構造ではなかった。逆に通常のLDD構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体装置において、全てのTFTを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンTF 50 とを特徴とする。

m2001 0000

6

Tにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。

【0012】また、TFTのオフ電流値を低減するための手段はいくつかあるが、チャネル形成領域と不純物領域(LDD領域、ソース領域またはドレイン領域)との接合を良好に形成することが必要であった。そのためには、チャネル形成領域とそれに接する不純物領域との界面における不純物元素の分布を精密に制御する必要があった。しかし、前述のクロスドープ法を実施した場合、一方のTFTの不純物領域には一導電型の不純物元素と、それとは反対の導電型の不純物元素が導入されていて、界面における不純物元素の分布を精密に制御することは困難であった。

【0013】このようなLDD構造はnチャネル型TFTの特性を重点的に考慮して形成されていた。CMOS回路などを形成するために同一基板上に形成されるpチャネル型TFTは、マスク数を可能な限り少なくするためにシングルドレイン構造で形成することが多かった。しかし、その場合、pチャネル型TFTのV一スまたはドレイン領域にnチャネル型TFTのLDD形成用のリン(P)がドーピングされて、チャネル形成領域との接合に欠陥が形成され、オフ電流値が増加してしまう問題があった。

【0014】本発明はこのような問題点を解決するための技術であり、半導体装置の各回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。

#### 30 [0015]

【課題を解決するための手段】上記の課題を解決ずるた めに本発明の構成は、表示領域に設けた画素TFTと、 該表示領域の周辺に設けた駆動回路のnチャネル型TF Tとpチャネル型TFTを同一の基板に有する半導体装 置において、前記画素 TFTと前記駆動回路のTFTと は、活性層と、該活性層に設けられたLDD領域と、該 活性層と前記基板とのとの間に設けたゲート絶縁膜と、 該ゲート絶縁膜と前記基板との間に設けたゲート電極と を有し、前記画素TFTと前記駆動回路のnチャネル型 40 TFTのLDD領域は、当該ゲート電極と少なくとも一 部が重なるように配置され、前記駆動回路のpチャネル 型TFTのLDD領域は、当該ゲート電極と全てが重な るように配置されていることを特徴としている。また、 前記画素TFTと前記駆動回路とのnチャネル型TFT のLDD領域は、当該TFTに設けられたチャネル保護 絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部 が重なるように配置され、前記駆動回路のpチャネル型 TFTのLDD領域は、当該TFTの保護絶縁膜と重な り、かつ、ゲート電極と重なるように配置されているこ

8

【0016】また、他の発明の構成は、前記駆動回路の pチャネル型TFTは、p型を付与する不純物元素とn 型を付与する不純物元素との両方を含む不純物領域

(A)と、p型を付与する不純物元素だけを含む不純物 領域(B)とを有し、前記不純物領域(B)は、前記不 純物領域(A)と前記駆動回路のpチャネル型TFTの LDD領域との間に形成されていることを特徴としてい る。

【0017】この構造は、マスク数を増加させることなくpチャネル型TFTのソースまたはドレイン領域にドーピングされるリン(P)が、チャネル形成領域との接合部にはドーピングされない構造であり、オフ電流値の低減を目的としている。

【0018】前記画素TFTに接続する保持容量は、前記基板上に形成された容量配線と、該容量配線上に形成された絶縁膜と、該絶縁膜上に形成された半導体層とから形成されていること、或いは、前記画素TFT上に有機樹脂膜が形成され、該有機樹脂膜上に形成された遮光膜と、該遮光膜に密接して形成された誘電体膜と、一部が前記遮光膜と重なるように設けられ前記画素TFTに接続する画素電極とから、容量が形成されていることを特徴としている。

【0019】上記課題を解決するために、本発明の半導 体装置の作製方法は、表示領域に設けた画素TFTと、 該表示領域の周辺に設けた駆動回路のnチャネル型TF Tとpチャネル型TFTとを同一の基板上に有する半導 体装置の作製方法において、前記画素TFTと前記nチ ャネル型TFTに、当該ゲート電極と少なくとも一部が 重なるLDD領域を形成する工程と、前記駆動回路のp チャネル型TFTに、当該ゲート電極と全てが重なるL D D 領域を形成する工程とを有することを特徴としてい る。また、前記画素TFTと前記nチャネル型TFT に、当該TFTのチャネル保護絶縁膜と重ならず、か つ、ゲート電極と少なくとも一部が重なるLDD領域を 形成する工程と、前記駆動回路のpチャネル型TFT に、当該TFTのチャネル保護絶縁膜と全てが重なり、 かつ、当該ゲート電極と重なるLDD領域を形成する工 程とを有していちことを特徴とする。

【0020】上記半導体装置の作製方法において、前記駆動回路のpチャネル型TFTに、p型を付与する不純物元素とn型を付与する不純物元素との両方を含む不純物領域(A)と、p型を付与する不純物元素を含む不純物領域(B)とを形成する工程を有し、前記不純物領域(B)は、前記不純物領域(A)と前記駆動回路のpチャネル型TFTのLDD領域との間に形成することが望ましい。

【0021】また、他の発明の構成は、表示領域に設け い、スパッタ法や真空蒸着法などの公知の成膜法を用いた画素 TFTと、該表示領域の周辺に設けた駆動回路の r 被膜を形成した後、端面がテーパ形状となるようにエルチャネル型 TFTとを同一の基 ッチング処理してパターン形成した。例えば、スパッタ 板上に有する半導体装置の作製方法において、基板上に 50 法で Ta膜を 200 n m の厚さに形成し、所定の形状に

ゲート電極を形成する第1の工程と、前記ゲート電極上にゲート絶縁膜を形成する第2の工程と、前記ゲート絶縁膜上に第1および第2の半導体層を形成する第3の工程と、前記第1および第2の半導体層上にチャネル保護膜を形成する第4の工程と、前記第1の半導体層にn型を付与する不純物元素を導入して、前記チャネル保護膜に重ならないnチャネル型TFTのLDD領域を形成する第5の工程と、前記第1の半導体層にn型を付与する不純物元素を導入して、nチャネル型TFTのソース領域またはドレイン領域を形成する第6の工程と、前記第2の半導体層に、p型を付与する不純物元素を導入して、前記チャネル保護膜に重なるpチャネル型TFTのLDD領域とソース領域またはドレイン領域を形成する第7の工程とを有することを特徴としている。

【0022】上記本発明の半導体装置の作製方法において、前記基板上に容量配線を形成する工程と、該容量配線上に絶縁層を形成する工程と、該絶縁層上に半導体層を形成する工程と、から前記画素TFTに接続する保持容量を形成する工程と、或有機樹脂上に遮光膜を形成する工程と、該進光膜に密接して誘電体膜を形成する工程と、該進光膜に密接して誘電体膜を形成する工程と、一部が前記進光膜と重なるように設けられ前記画素TFTに接続する画素電極を形成する工程とから容量を形成することを特徴としている。前記遮光膜は、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む材料で形成し、前記誘電体膜は、前記遮光膜を形成する材料の酸化物で形成することが好ましく、該酸化物を形成する方法として陽極酸化法を用いることが最も好ましい。

#### [0023]

【発明の実施の形態】本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。

【0024】[実施例1]本発明の実施例を図1~図3を用いて説明する。ここでは、表示領域の画素TFTと、表示領域の周辺に設けられる駆動回路のTFTを同時に作製する方法について工程に従って詳細に説明する。

【0025】(ゲート電極、ゲート絶縁膜、結晶質半導体膜の形成:図1(A))図1(A)において、基板101には低アルカリガラス基板や石英基板を用いることができる。この基板101のTFTを形成する表面には、酸化シリコン膜、窒化シリコン膜または窒化酸化シリコン膜などの絶縁膜を形成しておいても良い(図示せず)。ゲート電極102~104と容量配線105とは、タンタル(Ta)、チタン(Ti)、タングステン(W)、モリブデン(Mo)、アルミニウム(A1)から選ばれた元素またはいずれかを主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて被膜を形成した後、端面がテーパ形状となるようにエッチング処理してパターン形成した。例えば、スパッタが決でTa膜を200mmの厚さに形成し、所定の形状に

レジストマスクを形成した後、 $CF_4$ と $O_2$ の混合ガスでプラズマエッチング処理をすれば所望の形状に加工することができる。また、ゲート電極は窒化タンタル(TaN)とTaまたは窒化タングステン(WN)とWO2層構造としても良い(図示せず)。ここでは図示はしてないがゲート電極に接続するゲート配線も同時に形成する。

【0026】ゲート絶縁膜106は酸化シリコン、窒化シリコンを成分とする材料で、10~200nm、好ましくは50~150nmの厚さで形成する。例えばプラズマCVD法で、 $SiH_4$ 、 $NH_3$ 、 $N_2$ を原料とした窒化シリコン膜106aを50nm、 $SiH_4$ と $N_2$ Oを原料とした窒化酸化シリコン膜106bを75nmの厚さに積層形成してゲート絶縁膜としても良い。勿論、窒化シリコン膜や酸化シリコン膜からなる一層としても何ら差し支えない。また、清浄な表面を得るために、ゲート絶縁膜の成膜の前にプラズマ水素処理を施すと良かった。

【OO27】次に、TFTの活性層となる結晶質半導体 膜の形成を行った。結晶質半導体膜の材料にはシリコン 20 を用いた。まず、ゲート絶縁膜106に密接して、20 ~150nmの厚さで非晶質シリコン膜をプラズマCV D法やスパッタ法などの公知の成膜法で形成した。非晶 質シリコン膜の作製条件に限定されるものはないが、膜 中に含まれる酸素、窒素の不純物元素を5×10<sup>18</sup>cm <sup>-3</sup>以下に低減させておくことが望ましい。また、ゲート 絶縁膜と非晶質シリコン膜とは同じ成膜法で形成するこ とが可能なので、両者を連続形成しても良い。ゲート絶 縁膜を形成した後、一旦大気雰囲気に晒さないことでそ の表面の汚染を防ぐことが可能となり、作製するTFT の特性バラツキやしきい値電圧の変動を低減させること ができる。そして公知の結晶化技術を使用して結晶質シ リコン膜107を形成する。例えば、レーザー結晶化法 や、熱結晶化法(固相成長法)、または特開平7-13 0652号公報で開示された技術に従って、触媒元素を 用いる結晶化法で結晶質シリコン膜107を形成しても 良い。

【0028】結晶質シリコン膜107のnチャネル型T F Tが形成される領域には、しきい値電圧を制御する目的で $1\times10^{16}\sim5\times10^{17}\,\mathrm{cm}^{-3}$ 程度のボロン(B)を添加しておいても良い。ボロン(B)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。

【0029】(マスク絶縁膜形成、n<sup>-</sup>領域の形成:図1(B))次に、n チャネル型T F T の L D D 領域を形成するために、n 型を付与する不純物元素の添加を行った。まず、結晶質シリコン膜107 の表面に酸化シリコン膜や窒化シリコン膜から成るマスク絶縁膜108 を100~200 n m、代表的には120 n mの厚さに形成した。この表面にフォトレジスト膜を全面に形成した

後、基板101の裏面からの露光法によりゲート電極102~104をマスクとしてフォトレジスト膜を感光させ、ゲート電極上にレジストマスク109~112を形成した。この方法により、ゲート電極上であってゲート電極の内側にレジストマスクを形成することができた。【0030】そして、マスク絶縁膜108を介してその下側にある結晶質シリコン膜にn型を付与する不純物元素をイオンドープ法(イオン注入法でも良い)で添加した。半導体の技術分野においてn型を付与する不純物元2の素には、周期律表第15族の元素からリン(P)、砒素(As)、アンチモン(Sb)などが適用され、ここで

10

(n<sup>-</sup>) と表す。

【0031】(チャネル保護膜形成:図1(C))次に、このレジストマスクを使用してマスク絶縁膜108をエッチング除去し、チャネル保護膜119~122を形成した。下地となる結晶質シリコン膜107に対して選択性良くマスク絶縁膜108をエッチングするために、ここではフッ酸系の溶液を用いたウエットエッチング法を採用した。勿論、ドライエッチング法で実施しても良く、例えば $CHF_3$ ガスで絶縁膜108をエッチングすることができる。いずれにしてもこの工程ではオーバーエッチングして、レジストマスク109~112の端面より内側にチャネル保護膜119~122が形成されるようにした。

30 【0032】  $(n^+$ 領域の形成:図2(A))次にnチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を形成する工程を行った。ここでは、通常の露光法でレジストによるマスク123~125を形成した。そして、このレジストマスクを用いて容量配線105上のチャネル保護膜122をエッチングして除去した。次いで、結晶質シリコン膜107にn型を付与する不純物元素が添加された不純物領域126~130をイオンドープ法(イオン注入法でも良い)で形成した。不純物領域126~130には1× $10^{20}$ c $m^{-3}$ 0濃度で不純物元素を含ませた。この濃度を本明細書中では  $(n^+)$  と表す。

【0033】(p<sup>+</sup>領域の形成:図2(B))次に、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行った。半導体の技術分野においてp型を付与する不純物元素には、周期律表第13族の元素からボロン(B)、アルミニウム(A1)、ガリウム(Ga)などが適用され、ここではボロン(B)を用いた。チャネル保護膜119上の内側に位置するようにマスク

で、300~450℃で1~12時間の熱処理を行い、 活性層を水素化する工程を行った。この工程は熱的に励 起された水素により活性層のダングリングボンドを終端 する工程である。水素化の他の手段として、プラズマ水

素化(プラズマにより励起された水素を用いる)を行っ

ても良い。

【0037】活性層となる結晶質シリコン膜107を、 非晶質シリコン膜から触媒元素を用いる結晶化の方法で 作製した場合、結晶質シリコン膜107中にはおよそ1  $\times$  1 0  $^{17}$ ~ 5  $\times$  1 0  $^{19}$  c m $^{-3}$ の触媒元素が残留した。勿 論、そのような状態でもTFTを完成させ動作させるこ とに問題はないが、残留する触媒元素を少なくともチャ ネル形成領域から除去する方がより好ましかった。この 触媒元素を除去する手段の一つにリン(P)によるゲッ タリング作用を利用する手段があった。ゲッタリングに 必要なリン(P)の濃度は図2(B)で形成した不純物 領域(n<sup>+</sup>)と同程度であり、ここで実施される活性化 工程の熱処理により、nチャネル型TFTおよびpチャ ネル型TFTのチャネル形成領域から、リン(P)が添 20 加されている周辺の不純物領域へ触媒元素をゲッタリン グをすることができた。その結果チャネル形成領域の触 媒元素濃度を $5 \times 10^{17}$  c m<sup>-3</sup>以下とすることが可能と なり、前記不純物領域には1×10<sup>18</sup>~5×10<sup>20</sup>cm

【0038】(層間絶縁膜の形成、ソース・ドレイン配線の形成、パッシベーション膜の形成、画素電極の形成:図3)活性化工程を終えたら、保護絶縁膜137の上に500~1500nmの厚さの層間絶縁膜138を形成した。前記保護絶縁膜137と層間絶縁膜138とでなる積層膜を第1の層間絶縁膜とした。その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線139~141と、ドレイン配線142、143を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。

<sup>-3</sup>の触媒元素が偏析した。

【0039】保護絶縁膜137と層間絶縁膜138とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。

【0040】次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜  $144を50\sim500$  nm(代表的には $100\sim300$  nm)の厚さで形成した。その後、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、 $3\sim100\%$ の水素を含む雰囲気中で、 $300\sim450\%$ で $1\sim12$ 時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果 50 が得られた。なお、ここで後に画素電極とドレイン配線

131を形成し、nチャネル型TFTを形成する領域は すべてレジストマスク132、133で覆った。そし て、ジボラン(B2H6)を用いたイオンドープ法(イオ ン注入法を用いても良い)で不純物領域134~136 を形成した。不純物領域135a、135b、136 a、136bは結晶質シリコン膜の表面から不純物元素 が添加され、この領域のボロン(B)濃度を1.5×1  $0^{20}$ ~3×10<sup>21</sup>cm<sup>-3</sup>の範囲とし、ここでは2×10  $^{21}$  c m $^{-3}$ とした。本明細書中では、ここで形成された不 純物領域135a、135b、136a、136bに含 10 まれるp型を付与する不純物元素の濃度を(p+)と表 す。一方、不純物領域134はチャネル保護膜119を 介して結晶質シリコン膜に不純物元素が添加されるた め、この領域のボロン(B)濃度は1×10<sup>16</sup>~1×1  $0^{18}\,\mathrm{cm}^{-3}$ となった。本明細書中では、ここで形成され た不純物領域134に含まれるp型を付与する不純物元 素の濃度を(p<sup>-</sup>)と表す。

【0034】図1(B)~図2(A)で示したように、 不純物領域135b、136bには前の工程でリン

(B)のみを含む領域として形成し、この領域はLDD 領域として機能する。

【0035】(第1の層間絶縁膜の形成、熱活性化の工程、水素化の工程:図2(C))結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜をエッチング処理して島状に分割し、後に第1の層間絶縁膜の一部となる保護絶縁膜137を形成した。保護絶縁膜137な窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100~400nmとすれば良い。

【0036】その後、それぞれの濃度で添加された n型または p型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)などで行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において300~650℃、好ましくは500~550℃、ここでは525℃で4時間の熱処理を行った。さらに、3~100%の水素を含む雰囲気中

を接続するためのコンタクトホールを形成する位置において、パッシベーション膜 1 4 4 に開口部を形成しておいても良い。

【0041】その後、有機樹脂膜からなる第2の層間絶縁膜 145を約 $1\mu$  mの厚さに形成した。適用できる有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロプテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300 ℃で焼成して形成した。そして、第2の層間絶縁膜 145、パッシベーション膜 144にドレイン配線 143に達する、パッシベーション膜 144にドレイン配線 143に達する、シベーション膜 144にドレイン配線 145 で焼成 世末電極 146 を設けた。画素電極 146 は、透過型液晶表示装置とする場合には透明薬腫を用い、反射型の液晶表示装置とする場合には透明薬の順を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(170)膜を 100 mmの厚さにスパッタ法で形成した。画素電極 190 の 10 mの厚さにスパッタ法で形成した。画素電極 190 の 10 mの厚を可能を 10 mの厚さにスパッタ法で形成した。画素電極 19 の 10 mの厚さにスパッタ法で形成した。画素電極 19 の 10 mの厚さにスパッタ法で形成した。画素電極 19 の 10 mの原数に対象の配置を 10 mの 10 mの原数に対象の配置を 10 mの原数に対象の

【0042】以上の工程で、同一の基板上に表示領域の画素TFTと、表示領域の周辺に設けた駆動回路のTFTとを形成することができた。駆動回路には、n チャネル型TFT168とp チャネル型TFT167が形成され、C MOS回路を基本としたロジック回路を形成することを可能とした。画素TFT169はn チャネル型TFTであり、さらに容量配線105 と半導体層166 と、その間に形成されている絶縁膜とから保持容量170 が画素TFT169に接続している。

【0043】駆動回路のpチャネル型TFT167は、チャネル形成領域147、ソース領域150a、150b、ドレイン領域151a、151bおよびLDD領域148、149を有している。ソース領域150bおよびドレイン領域151bは不純物領域(B)で形成され、この領域のボロン(B)濃度はリン(P)濃度の1.5~3倍にしてある。その不純物領域(B)の内側、即ちチャネル形成領域147の側に形成したソース領域150aおよびドレイン領域151aは不純物領域(A)であり、不純物領域(B)と同じ濃度でボロン(B)のみを含む領域である。また、ゲート電極103

(B)のみを含む領域である。また、ゲート電極103に重なり、かつ、チャネル保護膜120とも重なるLDD領域148、149もボロン(B)のみを含む領域として形成する。このように、不純物領域(B)をチャネル形成領域から遠ざけることで、チャネル形成領域とそれに接するLDD領域、さらにLDD領域とソース領域またはドレイン領域との接合形成が確実なものとなり、pチャネル型TFTの特性を良好に保つことができた。

【0044】駆動回路のnチャネル型TFT168は、 チャネル形成領域152と、ソース領域155およびドレイン領域156と、LDD領域153、154とを有している。画素TFT169には、チャネル形成領域1 57、158と、ソース領域またはドレイン領域163 ~165と、LDD領域159~162とを有している。駆動回路のnチャネル型TFTのLDD領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したn型を付与する不純物元素の濃度は $5\times10^{17}$ ~ $5\times10^{18}$  c  $m^{-3}$ とすれば良かった。一方、画素TFTのLDD領域は、オフ電流値を低減することを主たる目的とするために設けられ、その不純物元素の濃度は駆動回路のnチャネル型TFTのL

10 DD領域の濃度と同じとしても良いが、その濃度の1/2~1/10としても良い。図3では画素TFT169をダブルゲート構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。

【0045】以上の様に本発明は、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができた。

【0046】 [実施例2] 本実施例を図4を用い、実施20 例1とは異なる構造で画素TFTに接続する保持容量を設ける例について説明する。駆動回路のpチャネル型TFT167、nチャネル型TFT168、および画素TFT169は実施例1と同様に作製した。以下、実施例1との相違点について説明する。

【0047】少なくとも画素TFT上には、第2の層間 絶縁膜145上に遮光膜171を形成した。遮光膜17 1はAl、Ti、Taから選ばれた一種または複数種の 元素を主成分とする膜で、100~300nmの厚さで 成膜をし、所定の形状にパターン形成した。さらに、こ 30 の上に第2の層間絶縁膜と同様に有機樹脂膜を用いて第 3の層間絶縁膜172を形成した。第3の層間絶縁膜1 72の厚さは $0.5 \sim 1 \mu m$ とした。そして、第3の層 間絶縁膜172、第2の層間絶縁膜145、パッシベー ション膜144にドレイン配線143に達するコンタク トホールを形成し、画素電極173を設けた。画素電極 173は、透過型液晶表示装置とする場合には透明導電 膜を用い、反射型の液晶表示装置とする場合には金属膜 を用いれば良い。ここでは透過型の液晶表示装置とする ために、酸化インジウム・スズ (ITO) 膜を100 n 40 mの厚さにスパッタ法で形成した。このようにして、画 素TFT169に接続する保持容量174を、遮光膜1 71と第3の層間絶縁膜172と画素電極173とから 形成することができた。

【0048】[実施例3]本実施例では実施例1と実施例2で示したTFTの活性層となる結晶質半導体膜を形成する工程について図5を用いて説明する。まず、基板(本実施例ではガラス基板)1101上に100~400nmの厚さのゲート電極1102、1103を形成する。ゲート電極はAl、Ti、Ta、Mo、Wから選ばれた一種または複数種の元素を含む材料から形成し、端

面がテーパー形状となるようにパターン形成する。また、図示していないが、前記材料の積層構造としても良い。例えば、基板側から窒化タンタル(TaN)とTaの2層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成しておいても良い。ゲート絶縁膜1104は、窒化シリコン膜、酸化シリコン膜または窒酸化シリコン膜で形成し、その厚さは20~200nm、好ましくは75~125nmで形成する。そして、ゲート絶縁膜1104上に50nm厚の非晶質半導体膜(本実施例では非晶質シリコン膜)1105を大気解放しないで連続的に形成する。

【0049】次に、重量換算で10ppmの触媒元素(本実施例ではニッケル)を含む水溶液(酢酸ニッケル水溶液)をスピンコート法で塗布して、触媒元素含有層 1106を非晶質半導体膜 1105の全面に形成する。ここで使用可能な触媒元素は、ニッケル(Ni)以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)、といった元素がある。また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜(本実施例の場合はニッケル膜)を非晶質半導体膜上に形成する手段をとっても良い。(図5(A)

【0050】次に、結晶化の前に $400\sim500$ ℃で1時間程度の熱処理工程を行い、水素を膜中から脱離させた後、 $500\sim650$ ℃(好ましくは $550\sim570$ ℃)で $4\sim12$ 時間(好ましくは $4\sim6$ 時間)の熱処理を行う。本実施例では、550℃で4時間の熱処理を行い、結晶質半導体膜(本実施例では結晶質シリコン膜)1107を形成する。(図5(B))

【0051】以上のようにして形成された活性層1107は、結晶化を助長する触媒元素(ここではニッケル)を用いることによって、結晶性の優れた結晶質半導体膜を形成することができる。また、さらにその結晶性を高めるために、レーザー結晶化法を併用しても良い。例えば、XeFx+シマレーザー光(波長308nm)を用い、線状ビームを形成して、発振周波数5~50Hz、エネルギー密度100~500mJ/cm²として線状ビームのオーバーラップ割合を80~98%として、図5(B)で作製された結晶質半導体膜1107に照射した。その結果、さらに結晶性の優れた結晶質半導体膜1108を形成することができた。(図5(C))

【0052】このようにして基板 1101上に作製された結晶質半導体膜を用い、実施例 1 ~実施例 2 に示した手順で TFT を作製すると良好な特性を得ることができる。 TFT の特性は、代表的には電界効果移動度で表すことができるが、本実施例のようにして作製する結晶質半導体膜から形成する TFT の特性は、n チャネル型 TFT で 150 ~ 220 c  $m^2/V$  · s e c 、p チャネル

型TFTで $90\sim120$  c  $m^2/V$ ・secが得られ、しかも連続動作させても初期値からの特性劣化は殆ど観測されず、信頼性の観点からも優れた特性が得られた。

【0053】 [実施例4] 本実施例では画素TFTに接続される保持容量の他の構成について図6と図7を用いて説明する。ここで、図6および図7の作製工程は実施例1で説明した作製工程に従い、有機樹脂膜から成る第2の層間絶縁膜145を形成するところまでは同一であるので、そこまでの構造は図1~図3で既に説明されている。従って、本実施例では実施例1と異なる点のみに注目して説明を行うこととする。

【0054】図6 (A) において、まず実施例1の工程に従って第2の層間絶縁膜145を形成したら、A1、Ta、Tiから選ばれた元素を含む材料で遮光膜301を形成する。そして、遮光膜301の表面に陽極酸化法により30~150nm(好ましくは50~75nm)の厚さの誘電体膜302(遮光膜を形成する材料の酸化物)を形成する。

【0055】陽極酸化法で誘電体膜302を形成する場 合には、まず十分にアルカリイオン濃度の小さい酒石酸 エチレングリコール溶液を作製した。これは15%の酒 石酸アンモニウム水溶液とエチレングリコールとを2: 8で混合した溶液であり、これにアンモニア水を加え、 p H が 7 ± 0. 5 となるように調節した。そして、この 溶液中に陰極となる白金電極を設け、遮光膜301が形 成されている基板を溶液に浸し、遮光膜301を陽極と して、一定(数mA~数十mA)の直流電流を流した。 溶液中の陰極と陽極との間の電圧は酸化物の成長に従い 時間と共に変化するが、電流が一定となるように電圧を 調整し、150Vとなったところでその電圧を保持する ことなく、或いはその保持時間を数秒~数十秒として陽 極酸化処理を終了させた。こうすることにより、遮光膜 301が第2の層間絶縁膜に接する面にまで誘電体膜を 回り込ませることなく形成することができる。

【0056】ここでは遮光膜表面のみに誘電体膜を設ける構成としたが、誘電体膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は $30\sim150$  nm(好ましくは $50\sim75$  nm)とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化をリコン膜、DLC(Diamond like carbon)膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

【0057】その後、実施例1と同様に画素電極303 を形成する。こうして、遮光膜301と画素電極303 が誘電体膜302を介して重なった領域で保持容量30 4が形成される。

【0058】図6(B)の構造は、図6(A)と同様に 遮光膜301、誘電体膜302を形成した後、有機樹脂 50 でなるスペーサー305を形成する。有機樹脂膜として は、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、BCB(ベンゾシクロブテン)から選ばれた膜を用いることができる。その後、スペーサー305、第2の層間絶縁膜145、パッシベーション膜143をエッチングしてコンタクトホールを形成し、実施例1と同一の材料で画素電極306を形成する。こうして、遮光膜301と画素電極306が誘電体膜302を介して重なった領域において保持容量307が形成される。このようにスペーサー305を設けることにより、遮光膜301と画素電極306との間で発生するショート(短絡)を防止することができる。

【0059】図6(C)の構造は、図6(A)と同様に 遮光膜301を形成し、遮光膜301の端部を覆うよう にして有機樹脂でなるスペーサー308を形成する。有 機樹脂としては、ポリイミド、ポリアミド、ポリイミド アミド、アクリル、BCB (ベンゾシクロブテン) から 選ばれた膜を用いることができる。次に、陽極酸化法に より遮光膜301の露出した表面に誘電体膜309を形 成する。なお、スペーサー308と接した部分には誘電 体膜は形成されない。そして、スペーサー308、第2 の層間絶縁膜145、パッシベーション膜143をエッ チングしてコンタクトホールを形成し、実施例1と同一 の材料で画素電極310を形成する。こうして、遮光膜 301と画素電極310が誘電体膜309を介して重な った領域において保持容量311が形成される。このよ うにスペーサー308を設けることにより、遮光膜30 1と画素電極310との間で発生するショート (短絡) を防止することができる。

【0060】図7(A)では、まず実施例1の工程に従って第2の層間絶縁膜145を形成したら、その上に窒 30 化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などの材料で絶縁膜312を形成する。絶縁膜312 は公知の成膜法で形成するが、そのなかでもスパッタ法を用いると良かった。以降は図6(A)と同様にして遮光膜、誘電体膜、画素電極を形成して保持容量313を設ける。絶縁膜312を設けることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止できる。

【0061】図7(B)では、同様に絶縁膜と遮光膜を形成した後、絶縁膜の遮光膜と密接しない領域をエッチング除去して、遮光膜の下に重なるように絶縁膜314を形成した。そして、画素電極315を設けた。このような構成にすることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止でき、また、遮光膜が形成される画素領域の光の透過率を向上させることができる。

【0062】図7(A)と(B)で示した構成は、図6 合ガスでスパッタすることにより作製できる。保護絶縁(B)と(C)で示したスペーサを設ける構成と組み合 50 膜137、層間絶縁膜138、パッシベーション膜14

わせることも可能である。また、図6と図7で示した本 実施例の構成は、実施例1または実施例2の構成と組み 合わせることが可能である。

【0063】 [実施例5] 実施例1および実施例2に記 載した表示領域に形成される画素TFTと表示領域の周 辺に設けられる駆動回路のTFTを同一の基板上に備え た半導体装置の作製方法において、活性層とする結晶質 半導体膜、ゲート絶縁膜や層間絶縁膜および下地膜など の絶縁膜、ゲート電極、ソース配線、ドレイン配線およ 10 び画素電極などの導電膜はいずれもスパッタ法を用いて 作製することができる。スパッタ法を用いることの利点 は、導電膜などの成膜においてDC(直流)放電方式が 採用できるので大面積基板に均一な膜を形成するのに適 している。また、非晶質シリコン膜や窒化シリコン膜な どのシリコン系の材料を成膜するのに取り扱いに多大な 注意を要するシラン (SiH4)を使用しなくて済み、 作業の安全性が確保される。このような点は、特に生産 の現場において非常にメリットとして生かすことができ る。以下に、スパッタ法を用いた作製工程を実施例1に 20 従い説明する。

【0064】図1(A)のゲート電極 $102\sim104$ や容量配線105はTa、Ti、W、Moなどのターゲット材を用い、公知のスパッタ法で容易に形成できる。W -MoやTa -Moなどの化合物材料とする場合には、同様に化合物のターゲットを用いれば良い。また、Ta NやWNを形成する場合には、スパッタ雰囲気中にアルゴン (Ar) の他に窒素  $(N_2)$  やアンモニア  $(NH_3)$  を適宣添加すると作製することができる。また、スパッタ用のガスにAr に加えヘリウム (He) 、クリプトン (Kr) 、キセノン (Xe) を加え、作製する被膜の内部応力を制御する方法もある。

【0065】ゲート絶縁膜106に用いる窒化シリコン膜106 aは、シリコン(Si)ターゲットを用い、Ar、 $N_2$ 、水素( $H_2$ )、 $N_{H_3}$ を適宣混合すれば形成できる。または、窒化シリコンのターゲット材を用いても同様に形成することができる。窒化酸化シリコン膜106 bは、Si ターゲットを用い、Ar、 $N_2$ 、 $H_2$ 、 $N_2$  Oを適宣混合してスパッタすることにより作製する。

【0.0.6.6】非晶質シリコン膜も同様に、S.i.9ーゲッ 40 トを用い、A.r.、 $H_2$ をスパッタガスに用い作製する。また、非晶質シリコン膜中に微量にボロン(B)を添加したい場合には、あらかじめターゲット中に数十p.p.m ~数千p.p.mのボロン(B)を添加しておいても良いし、スパッタガス中にジボラン( $B_2H_6$ )を添加することもできる。

【0067】チャネル保護膜119~122に適用できる酸化シリコン膜は、酸化シリコン(または石英)をターゲット材にして、ArまたはArと酸素(O2)の混合ガスでスパッタすることにより作製できる。保護絶縁 購137 屋間絶縁膜138 パッシベーション膜14

4に用いる窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜は前述のように作製すれば良い。

【0068】ソース配線 $139\sim141$ 、及びドレイン配線142、143において、A1を用いる場合にはTi、Si、スカンジウム(Sc)、パナジウム(V)、Cuなどを $0.01\sim5$ 重量%程度含有させるとヒロックの防止に効果的である。遮光膜171に用いるTi、Ta、A1等や、画素電極146に用いるJTO、ZnO、SnO2などはいずれも公知のスパッタ法で成膜すれば良い。

【0069】このように、有機樹脂からなる第2の層間 絶縁膜145と第3の層間絶縁膜172以外はいずれも スパッタ法を用いて膜形成が可能である。尚、詳細な実 験条件は実施者が適宣決定すれば良い。

【0070】 [実施例6] 本実施例は、画素TFTと駆動回路のTFTについて、特にpチャネル型TFTの他の一例について示す。まず、最初に実施例1で説明した図1(A)~図2(A)までの工程を同様にして行う。図12(A)は図2(A)に対応した図面であり、レジストマスク1123~1125、n型を付与する不純物 20元素が添加された不純物領域1126~1130が形成された状態を示している。

【 0 0 7 1 】 そして、図 1 2 ( B )に示すように p <sup>†</sup>領 域の形成を行う。チャネル保護膜1119上の内側に位 置するようにマスク1131を形成し、nチャネル型T FTを形成する領域はすべてレジストマスク1132、 1133で覆った。さらに、フッ酸系の溶液を用いたウ エットエッチング法でチャネル保護膜1119の端部が ほぼマスク1131の端部と一致するようにエッチング 処理して新たな形状を有するチャネル保護絶縁膜 1 1 1 9 bを形成した。そして、ジボラン(B2H6)を用いた イオンドープ法(イオン注入法を用いても良い)で高濃 度不純物領域1134~1136を形成した。不純物領 域1134~1136は結晶質シリコン膜の表面から不 純物元素が添加され、この領域のボロン(B)濃度を 1.  $5 \times 10^{20} \sim 3 \times 10^{21} \, \text{c m}^{-3}$ の範囲とし、ここで は  $2 \times 10^{21} \text{ c m}^{-3}$  とした。本明細書中では、ここで形 成された不純物領域1134~1136に含まれるp型 を付与する不純物元素の濃度を (p+) と表す。このよ うにして、pチャネル型TFTの高濃度不純物領域のチ ャネル形成領域と接する端部を、前の工程で形成した低 濃度不純物領域1113、1114の端部よりチャネル 形成領域側に設けることにより、この部分における接合 状態を良好なものとすることができる。

【0072】図1(B)~図2(A)で示したように、 不純物領域1135、1136には前の工程でリン

(P) が添加されているにで、ボロン(B) とリン

えることはなかった。本明細書中ではこの領域を領域 (B) とする。そして、チャネル形成領域側にある不純物領域134はボロン (B) のみを含む領域であり、本明細書中ではこの領域を領域 (A) とする。

【0073】結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜をエッチング処理して島状に分割し、後に第1の層間絶縁膜の一部となる保護絶縁膜1137を形成した。保護絶縁膜1137は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100~400nmとすれば良い。

【0074】その後、それぞれの濃度で添加された n型 またはp型を付与する不純物元素を活性化するために熱 処理工程を行った。ファーネスアニール法で活性化を行 う場合には、窒素雰囲気中において300~650℃、 好ましくは500~550℃、ここでは525℃で4時 間の熱処理を行った。レーザーアニール法を適用する場 合には、エキシマレーザーを光源として、そのレーザー 光を光学系で線幅100~500 μm、線状ビームと し、発振周波数10~100Hz、発振パルス幅20~ 50nsec (好ましくは30nsec)、エネルギー 密度100~500mJ/cm2ので照射して行う。さらに、 3~100%の水素を含む雰囲気中で、300~450 ℃で1~12時間の熱処理を行い、活性層を水素化する 工程を行った。この工程は熱的に励起された水素により 活性層のダングリングボンドを終端する工程である。水 素化の他の手段として、プラズマ水素化(プラズマによ り励起された水素を用いる)を行っても良い。

【0075】活性化工程を終えたら、保護絶縁膜11370万に500~1500nmの厚さの層間絶縁膜1138を形成した。前記保護絶縁膜1137と層間絶縁膜1138とでなる積層膜を第1の層間絶縁膜とした。その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線1139~1141と、ドレイン配線1142、1143を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。

7 【0076】保護絶縁膜1137と層間絶縁膜1138 とは、窒化シリコン膜、酸化シリコン膜または窒化酸化 シリコン膜などで形成すれば良いが、いずれにしても膜 の内部応力を圧縮応力としておくと良かった。

【0077】次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜 1144を $50\sim500$ nm(代表的には $100\sim30$ 0nm)の厚さで形成した。その後、この状態で水素化 処理を行うとTFTの特性向上に対して好ましい結果が 得られた。例えば、 $3\sim100$ %の水素を含む雰囲気中で  $300\sim450$  で  $1\sim12$  時間の熱処理を行うと

良く、あるいはプラズマ水素化法を用いても同様の効果 が得られた。なお、ここで後に画素電極とドレイン配線 を接続するためのコンタクトホールを形成する位置にお いて、パッシベーション膜1144に開口部を形成して おいても良い。

【0078】その後、実施例1と同様に有機樹脂膜から なる第2の層間絶縁膜1145を約1μmの厚さに形成 した。そして、第2の層間絶縁膜1145、パッシベー ション膜1144にドレイン配線1143に達するコン 素電極1146は、透過型液晶表示装置とする場合には 透明導電膜を用い、反射型の液晶表示装置とする場合に は金属膜を用いれば良い。ここでは透過型の液晶表示装 置とするために、酸化インジウム・スズ(ITO)膜を 100 nmの厚さにスパッタ法で形成した。画素電極1 190は隣接する画素の電極である。

【0079】以上の工程で、同一の基板上に表示領域の 画素TFTと、表示領域の周辺に設けた駆動回路のTF Tとを形成することができた。駆動回路には、nチャネ ル型TFT1168とpチャネル型TFT1167が形 成され、СМОS回路を基本としたロジック回路を形成 することを可能とした。画素TFT1169はnチャネ ル型TFTであり、さらに容量配線105と半導体層1 166と、その間に形成されている絶縁膜とから保持容 量1170が画素TFT1169に接続している。

【0080】駆動回路のpチャネル型TFT1167 は、チャネル形成領域1147、高濃度不純物領域で形 成されるソース領域1148、1150およびドレイン 領域1149、1151を有している。ソース領域11 50とドレイン領域1151は領域(B)で形成され、 この領域のボロン(B)濃度はリン(P)濃度の1.5 ~3倍にしてある。その不純物領域(B)の内側、即ち チャネル形成領域1147の側に形成したソース領域1 148とドレイン領域1149は領域(A)であり、領 域(B)と同じ濃度でボロン(B)のみを含む領域であ る。この領域(A)はその全部がゲート電極1103と 重なり、一方領域 (B) は一部がゲート電極 1 1 0 3 と 重なる構造となっている。このように、pチャネル型T FTの高濃度不純物領域を領域(B)と領域(A)とか ら形成し、領域(B)をチャネル形成領域から遠ざける ことで、チャネル形成領域と高濃度不純物領域との接合 を良好なものとすることができる。

【0081】駆動回路のnチャネル型TFT1168 は、チャネル形成領域1152と、ソース領域1155 およびドレイン領域1156と、LDD領域1153、 1154とを有している。画案TFT1169には、チ ャネル形成領域1157、1158と、ソース領域また はドレイン領域1163~1165と、LDD領域11 59~1162とを有している。駆動回路のnチャネル 型TFTのLDD領域は、ドレイン近傍の高電界を緩和 50 の断面構造図と対応付けるため、共通の符号を用いてい

してホットキャリア注入によるオン電流値の劣化を防ぐ ことを主な目的として設けるものであり、そのために適 したn型を付与する不純物元素の濃度は $5 \times 10^{17} \sim 5$  $\times 10^{18}$  c m<sup>-3</sup>とすれば良かった。一方、画素TFTの LDD領域は、オフ電流値を低減することを主たる目的 とするために設けられ、その不純物元素の濃度は駆動回 路のnチャネル型TFTのLDD領域の濃度と同じとし ても良いが、その濃度の1/2~1/10としても良 い。図3では画素TFT1169をダブルゲート構造と タクトホールを形成し、画素電極 1 1 4 6 を設けた。画 10 して完成したが、シングルゲート構造でも良いし、複数 のゲート電極を設けたマルチゲート構造としても差し支

> 【0082】以上のような工程により作製されたTFT は、チャネル保護絶縁膜1119b、1120~112 2が、イオンドープ法などによりダメージを受けること がなく形成されるので、TFTの特性を安定なものとす ることができる。例えば、バイアス・熱ストレス(BT S) 試験として、ゲート電極に土に一1.7MVの電圧 を印加して、150℃で1時間放置しても、しきい値電 圧や電界効果移動度、サブスレショルド定数、オン電流 値などの変動は殆ど観測されることはない。さらに本発 明は、画素TFTおよび駆動回路が要求する仕様に応じ て各回路を構成するTFTの構造を最適化し、半導体装 置の動作性能と信頼性を向上させることを可能とするこ とができた。

> 【0083】また、図13で示す保持容量の構成は、実 施例4において図6と図7を用いて説明したような、遮 光膜と、その表面に陽極酸化法で形成した誘電体層と、 画素電極とから形成しても良い。

【0084】[実施例7]本実例では、画素TFTと駆 動回路が形成された基板から、アクティブマトリクス型 液晶表示装置を作製する工程を説明する。図8に示すよ うに、実施例1で作製した図3の状態の基板に対し、配 向膜601を形成する。通常液晶表示素子の配向膜には ポリイミド樹脂が多く用いられている。対向側の基板6 02には、遮光膜603、透明導電膜604および配向 膜605を形成する。配向膜を形成した後、ラビング処 理を施して液晶分子がある一定のプレチルト角を持って 配向するようにした。そして、画素TFTと駆動回路が 40 形成された一方の基板と対向基板とを、公知のセル組み 工程によってシール材やスペーサ(共に図示せず)など を介して貼りあわせる。その後、両基板の間に液晶材料 606を注入し、封止剤(図示せず)によって完全に封 止した。液晶材料には公知の液晶材料を用いれば良い。 このようにして図8に示すアクティブマトリクス型液晶 表示装置を完成する。

【0085】次にこのアクティブマトリクス型液晶表示 装置の構成を、図9の斜視図および図10の上面図を用 いて説明する。尚、図9と図10は、図1~図3と図8

る。また、図10で示すA一A'に沿った断面構造は、 図3に示す画素TFT169および保持容量170の断 面図に対応している。

【0086】図9に示す斜視図は、ガラス基板101上 に形成された、表示領域701と、走査(ゲート)線駆 動回路702と、信号(ソース)線駆動回路703で構成 される。表示領域には画素TFT169が設けられ、表 示領域の周辺に設けられる駆動回路はCMOS回路を基 本として構成されている。走査(ゲート)線駆動回路7 02と、信号(ソース)線駆動回路703はそれぞれゲ ート配線104(ゲート電極に接続し、延在して形成さ れる意味で同じ符号を用いて表す)とソース配線141 で表示領域701の画素TFTに接続されている。ま た、FPC731が外部入出力端子734に接続され る。

【0087】図10は表示領域701のほぼ一画素を示 す上面図である。ゲート配線104は、図示されていな いゲート絶縁膜を介してその下の活性層と交差してい る。図示はしていないが、活性層には、ソース領域、ド レイン領域、n<sup>-</sup>領域でなるLDD領域が形成されてい る。また、180はソース配線141とソース領域16 3とのコンタクト部、181はドレイン配線143とド レイン領域165とのコンタクト部、182はドレイン 配線143と画素電極146のコンタクト部である。保 持容量170は、画素TFT169のドレイン領域16 5に接続する半導体層166と、容量配線105とその 間に形成されている絶縁膜が重なる領域で形成される。

【0088】なお、本実施例のアクティブマトリクス型 液晶表示装置は、実施例1で説明した構造と照らし合わ せて説明したが、実施例1~6のいずれの構成とも自由 30 に組み合わせてアクティブマトリクス型液晶表示装置を 作製することができる。

【0089】 [実施例8] 本発明を実施して作製された 画素TFTや駆動回路を同一の基板上に一体形成した基 板は、さまざまな電気光学装置(アクティブマトリクス 型液晶表示装置、アクティブマトリクス型EL表示装 置、アクティブマトリクス型 E C 表示装置) に用いるこ とができる。即ち、これらの電気光学装置を表示媒体と して組み込んだ電子機器全てに本発明を実施できる。

【0090】そのような電子機器としては、ビデオカメ ラ、デジタルカメラ、プロジェクター(リア型またはフ ロント型)、ヘッドマウントディスプレイ(ゴーグル型 ディスプレイ)、カーナビゲーション、パーソナルコン ピュータ、携帯電話または電子書籍など)が上げられ る。それらの一例を図12に示す。

【0091】図11(A)は携帯電話であり、本体90 01、音声出力部9002、音声入力部9003、表示 装置9004、操作スイッチ9005、アンテナ900 6から構成されている。本願発明は音声出力部900 2、音声入力部9003、及び表示領域およびその周辺 50 的には電気光学装置)において、その機能回路が要求す

に駆動回路を備えたアクティブマトリクス型の表示装置 9004に適用することができる。

【0092】図11(B)はビデオカメラであり、本体 9101、表示装置9102、音声入力部9103、操 作スイッチ9104、バッテリー9105、受像部91 06から成っている。本願発明は音声入力部9103、 及び表示領域およびその周辺に駆動回路を備えたアクテ ィブマトリクス型の表示装置9102、受像部9106 に適用することができる。

【0093】図11(C)はモバイルコンピュータであ り、本体9201、カメラ部9202、受像部920 3、操作スイッチ9204、表示装置9205で構成さ れている。本願発明は受像部9203、及び表示領域お よびその周辺に駆動回路を備えたアクティブマトリクス 型の表示装置9205に適用することができる。

【0094】図11(D)はゴーグル型ディスプレイで あり、本体9301、表示装置9302、アーム部93 03で構成される。本願発明は表示領域およびその周辺 に駆動回路を備えたアクティブマトリクス型の表示装置 9302に適用することができる。また、表示されてい ないが、その他の信号制御用回路に使用することもでき

【0095】図11(E)はリア型プロジェクターであ り、本体9401、光源9402、表示装置9403、 偏光ビームスプリッタ9404、リフレクター940 5、9406、スクリーン9407で構成される。本発 明は表示領域およびその周辺に駆動回路を備えたアクテ ィブマトリクス型の表示装置9403に適用することが できる。

【0096】図11(F)は携帯書籍であり、本体95 01、表示装置9502、9503、記憶媒体950 4、操作スイッチ9505、アンテナ9506から構成 されており、ミニディスク(MD)やデジタルビデオデ ィスク(DVD)に記憶されたデータや、アンテナで受 信したデータを表示するものである。表示装置950 2、9503は表示領域およびその周辺に駆動回路を備 えたアクティブマトリクス型の直視型表示装置であり、 本発明はこの適用することができる。

【0097】また、ここでは図示しなかったが、本発明 40 はその他にも、カーナビゲーションシステムやイメージ センサパーソナルコンピュータの表示部に適用すること も可能である。このように、本願発明の適用範囲はきわ めて広く、あらゆる分野の電子機器に適用することが可 能である。また、本実施例の電子機器は実施例1~7の どのような組み合わせから成る構成を用いても実現する ことができる。

#### [0098]

【発明の効果】本発明を用いることで、同一の基板上に 複数の機能回路が形成された半導体装置(ここでは具体

る仕様に応じて適切な性能のTFTを配置することが可 能となり、その動作特性や信頼性を大幅に向上させるこ とができる。

【0099】特に、LDD領域が設けられたボトムゲー ト型または逆スタガ型のTFTにおいて、画素TFTの LDD領域をn<sup>-</sup>の濃度でかつLoffを形成することによ り、大幅にオフ電流値を低減でき、画素TFTの低消費 電力化に寄与することができる。また、駆動回路のnチ ャネル型TFTのLDD領域をn<sup>-</sup>の濃度でかつLov+ Loffを形成することにより、電流駆動能力を高め、か つ、ホットキャリアによる劣化を防ぎ、オン電流値の劣 化を低減することができる。

【O100】さらに、駆動回路のpチャネル型TFTに おいて、p型を付与する不純物元素とn型を付与する不 純物元素との両方を含む不純物領域(B)と、p型を付 与する不純物元素を含む不純物領域(A)とを有し、前 記不純物領域(A)は、前記不純物領域(A)と前記駆 動回路のpチャネル型TFTのLDD領域との間に形成 されていることにより、チャネル形成領域とそれに接す るLDD領域、さらにLDD領域とソース領域またはド 20 105 容量配線 レイン領域との接合形成が確実なものとなり、pチャネ ル型TFTの特性を良好に保つことができる。

【0101】また、そのような電気光学装置を表示媒体 として有する半導体装置(ここでは具体的に電子機器) の動作性能と信頼性も向上させることができる。

### 【図面の簡単な説明】

画素TFTおよび駆動回路のTFTの作製工 【図1】 程を示す図。

【図2】 画素TFTおよび駆動回路のTFTの作製工 程を示す図。

【図3】 画素TFTおよび駆動回路のTFTの作製工

程を示す図。

画素TFTおよび駆動回路のTFTの作製工 [図4] 程を示す図。

- 結晶質半導体膜の作製工程を示す図。 [図5]
- 【図6】 保持容量の断面構造の一例を示す図。
- 【図7】 保持容量の断面構造の一例を示す図。
- アクティブマトリクス型液晶表示装置の断面 【図8】 構造を示す図。

【図9】 アクティブマトリクス型液晶表示装置の斜視 10 図。


- 画素の上面図。 【図10】
  - 【図11】 半導体装置の一例を示す図。
- 画素TFTおよび駆動回路のTFTの作製 【図12】 工程を示す図。

【図13】 画素TFTおよび駆動回路のTFTの作製 工程を示す図。

【符号の説明】


- 101 基板
- 102~104 ゲート電極
- - 106 ゲート絶縁膜
    - 107 結晶質シリコン膜
    - 108 マスク絶縁膜
    - 119~121 チャネル保護膜
    - 139~141 ソース電極
    - 142~143 ドレイン電極
    - 137 保護絶縁膜
  - 138 層間絶縁膜
  - 144 パッシベーション膜
- 30 145 第2の層間絶縁膜
  - 146 画素電極


### 【図5】




[図1]

(A) ゲート配線の形成、ゲート絶縁膜の形成、結晶質半導体膜の形成





(C) 計制保護膜の形成



[図2] 1型を付与する不純物の添加 p型を付与する不純物の添加 136b

(B) p+領域の形成

1354


(A) n+領域の形成

(C) 保護絡縁膜の形成


【図4】


[図3]


層間絶縁膜の形成、ソ-ス・ド ソン配線の形成、パッツ、・ション膜の形成、画素電極の形成














[図10]




【図7】






[図9]




アクティブマトリクス基板 101:基板 701:表示領域 702:走査線駆動回路,703:信号線駆動回路 731:FPC 732,733:ICチップ, 734:外部入出力端子

169: 画素TFT 104: ゲート配線、 141: ツース配線 146: 画素電板、170: 保持容量


602:対向基板



[図11]



【図12】



## フロントページの続き

Fターム(参考)	2Н092	GA29	JA26	JA34	JA37	JA46
		JB22	JB31	JB51	JB57	JB69
		KAO4	KA10	KB24	KB25	MA08
		MA10	MA15	MA19	MA27	MA29
		MA30	NA25	NA26	PA03	RA05
	5C094	AA13	BA03	BA43	EA04	EA07
		EB05				
	5F110	AA01	AA06	AA14	BB02	BB04
		CC08	DD02	DD03	DD13	DD14
		DD15	EE01	EE03	EE04	EE06
		EE14	EE23	EE28	EE29	EE34
		EE43	EE44	EE48	FF02	FF03
		FF04	FF09	FF28	FF30	FF35
		GG02	GG13	GG25	GG32	GG33
		GG34	GG43	GG45	GG51	GG55
		HJ01	HJ04	HJ12	HJ13	HJ17
		HJ23	HL03	HL04	HL06	HL07
		HL12	HL23	HM15	NNO1	NNO2
		NNO3	NNO4	NN12	NN22	NN23
		NN24	NN27	NN34	NN36	NN41
		NN42	NN44	NN46	NN47	NN54
		NN58	NN72	NN78	PPO2	PPO3
		PP04	PP06	PP10	PP34	PP35
		QQ09	QQ12	QQ24	QQ25	QQ28
	5G435	AA14	AA16	AA17	CC09	KK05
		KK09				